JTAG ist die Abkürzung für „Joint Test Action Group“. Dies ist eine Organisation, die bereits Mitte der 1980er Jahre begann, Probleme beim Zugriff auf Testpunkte auf einer Leiterplatine mit SMD-Technik in Angriff zu nehmen. Die Organisation entwickelte eine Methode für den Zugriff auf die Bauteilpins über einen seriellen Port, der unter dem Namen TAP (Test Access Port) bekannt wurde. Im Jahre 1990 wurde die Methode zu einem anerkannten internationalen Standard (IEEE 1149.1). Inzwischen ist dieser standardisierte Port in vielen Tausend Bauteilen enthalten, um Testern und Designern den Zugang zu Pins zu ermöglichen. JTAG Live ist die erste Software, die diesen Zugang in einer schnellen, einfachen und kostenlosen Umgebung bietet. Folgende Website enthält weitere hilfreiche Informationen: www.boundary-scan.co.uk

Es gibt keinen Unterschied. In der Tat trägt der IEEE-Standard 1149.1 den vollständigen Namen „Boundary-Scan and Test Access Port Architecture“. Es gibt jedoch Anbieter, die behaupten, einen JTAG-Port anzubieten, die jedoch nicht mit dem IEEE-Standard 1149.1 kompatibel sind. Dann sollten Sie sorgfältig den Umfang der Implementierung und die Verfügbarkeit des BSDL-Modells überprüfen (siehe FAQ: Was sind BSDL-Dateien oder woher bekomme ich diese?).

JTAG Live ist ein revolutionäres neues Tool für das Hardwaredesign-Debugging von der weltweit erfahrensten Entwicklungsorganisation JTAG. JTAG Live umfasst ein voll funktionsfähiges Freeware-Modul, JTAG Live Buzz, einschließlich Upgrade-Optionen für weitere Anwendungsbereiche.

Eine JTAG Live-Lizenz, ob kostenfrei oder kostenpflichtig, hat eine Gültigkeit von 12 Monaten. Nach 12 Monaten kann Ihre Lizenz kostenfrei im Abschnitt „My JTAG Live“ dieser Website erneuert werden. Dies können Sie so oft tun wie nötig, da die Software, ganz gleich ob kostenfrei oder kostenpflichtig, in Ihrem Besitz bleibt.

Nein. Der Anwender muss lediglich die JTAG Boundary Scan Kette durch Auswahl des BSDL Files definieren. Dies geschieht per Drag & Drop im Auswahlfenster der Scan Kette.

BSDL Dateien oder auch BSDL Modelle beschreiben die innere Boundary San Archietektur eines Baustein. Diese Informationen sind die Basis für alle JTAG Produkte, wie zum Beispiel JTAGLive. Das BSDL file basiert auf einer einfachen VHDL-Syntax, welche vollständig im IEEE-Standard 1149.1b definiert wurde.

Alle Hersteller, die den IEEE 11.49.1 Standard verwenden, sind verpflichtet das BSDL file seinen Kunden zur Verfügung zu stellen. Sie können entsprechende BSDL Files in der Regel von der Website des Herstellers herunterladen oder beim jeweiligen Support anfordern.

Die Anzahl der unterstützten Boundary Scan Bausteine ist nicht begrenzt.

Dies ist Abhängig vom verwendeten Boundary Scan Controller. Controller von JTAG Technologies unterstützen zwei bzw. vier Scan Ketten. Beim Altera und Xilinx ByteBlaster ist es lediglich eine Kette die unterstützt wird.
Nachdem die Ketten schnell und einfach durch Drag and Drop definiert werden können, lassen sich bei Bedarf auch mehrere Ketten durch das Verbinden der Bausteine z.B. mit einem Adapterkabel zusammenführen.

JTAG Live führt einen umfassenden Syntax- und Semantik Check aus. Sollte das BSDL file nicht lesbar sein, erhalten Sie einen entsprechenden Fehlerbericht in JTAGLive Oberfläche, welcher Ihnen behilflich sein wird, den Fehler im BSDL file zu beseitigen. Sollte es nicht möglich sein, den Fehler zu beheben, wenden Sie sich bitte direkt an den Bausteinherstellen, nicht an den JTAG Live Support, da wir den Inhalt des BSDL Files nicht beeinflussen können. BSDL Files die fehlerfrei durch die Syntax- und Semantik Prüfung von JTAG Technologies gelaufen sind, sollten ohne Probleme eingelesen werden können.

Jedes Fenster unterstützt 10 Treiber und 10 Sensoren, die bei Bedarf zusammengeführt werden können (also 10 Netze mit 2 Knoten oder ein Netz mit 20 Knoten). Darüber hinaus können bis zu 10 Sessopm eröffnet werden, was dem Benutzer ein Projekt mit insgesamt 100 Treibern und Sensoren ermöglicht.

Ja. Clip ermöglicht dem User, Boundary-Scan-kompatible Pin-Gruppen zu definieren und diese anschließend auf „read“ (input) oder „write“ (output) pro Vektor oder Pattern zu setzen.
Die Vektorlänge ist nicht begrenzt, können jedoch nur linear oder sequenziell ausgeführt werden. Funktionen wie Haltepunkt setzen oder die Ausführung im Einzelschrittmodus wird selbstverständlich unterstützt. Für Testmusteranalysen, Looping und if/else Architekturen sollten Sie jedoch auf JTAG Live Script umsteigen.

Laut IEEE 1149.1 Standard handelt es sich beim JTAG TRST Signal (Test Reset) um einen optionalen Pin. Sollte Ihn Ihrem Design kein TRST Signal sein, ist es möglich, dass alle verwendeten Bausteinen dieses Signal nicht verwenden. Sollte jedoch ein oder mehrere Bausteine das TRST Signal verwenden, muss dieses auch zwingend mit Ihrem JTAG Controller verbundem werden, um sicherzustellen dass dieses Signal während des Boundary Scan Test auf 1 getrieben wird. Sollte Ihr Controller TRST nicht unterstützen, muss dieses für die Dauer des BScan Test über einen Pull Up Wiederstand auf 1 gezogen werden.

Um eine schnellen und einfachen Zugriff auf die Baugruppe zu ermöglichen, unterstützt die JTAG Live-Produktreihe den Import von Netzlisten nicht.

Allerdings bietet JTAG Technologies, die Entwickler der JTAGLive Software, ein weiteres Softwarepaket, welches Ihnen die Möglichkeit gibt den Interconnect, Speichertest aber auch die Flash und CPLD Programmierung automatisch zu generieren. Weitere Details sowie ein Demo Video finden Sie auf www.jtag.de.

Der Einsatz des Xilinx III-/IV-(Parallel-)Pods sowie das Xilinx-USB-Kabel wurden ausgiebig unter JTAG Live getestet.
Jedoch ist es zwingend notwendig, dass vor der Nutzung die folgenden Voraussetzungen erfüllt sind:

1) Installation ISE WebPack (einschl. iMPACT) V11.1 oder höher.
2) Ihre Umgebungsvariablen sind wie folgt gesetzt:

XILINX=C:\Xilinx\ISE\11.1
PFAD = $XILINX$\lib\nt;$XILINX$\bin\nt;%PATH%

Bitte beachten Sie, dass die obigen Mindesvoraussetzungen erfüllt sein müssen, damit der Xilinx Programmer eingesetzt werden kann. Sollten ältere ISE Versionen verwendet werden, kann dies dazu führen, dass der Controller unter JTAG Live nicht erkannt wird.

Die Nutzung des Altera USB Blaster mit JTAG Live wurde ausgiebig getestet. Jedoch muss zwingend die Altera Software Quartus II Programmer 9.1 oder eine höhere Version installiert sein. Die Software kann auf folgender Seite kostenlos heruntergeladen werden: https://www.altera.com/download/software/prog-software (Die benötigte Software, zur Unterstützung des Controllers, wird auch bei der Vollinstallation der Quartus II Suite installiert).

Stellen Sie sicher, dass Ihre Firewall nicht den Auto-Updater (updater.exe) blockiert.

Phyton ist ein universelle Hochsprache welche projektorientierest Programmieren erlaubt. Die Sprache wurde Anfang der 1990er Jahre von Guido van Rossum entwickelt und gehört nun der gemeinnützigen Python Software Stiftung an, welche unter anderem von Microsoft und Google unterstützt wird. Python ist über eine Open-Source-Lizenz für die meisten gängigen Betriebssysteme frei erhältlich und darf zu gewerblichen Zwecken verwendet werden.

Das Programmieren von Flash und SPROMs Bausteinen (z.B. I2C oder SPI) ist mit Upgrade auf JTAG Live Script ganz einfach. So gibt es für Script verschiedene Beispielmodelle zum Test und zur Programmierung dieser Bausteine, wie zum Beispiel NOR Flash.

Ja und nein. JTAG Live Buzz unterstützt keine Loops. Jedoch mit einem Upgrade auf JTAG Live Clip oder JTAG Live Script ist dies möglich. Clip bietet Ihnen eine Interaktive Benutzeroberfläche, die sie mit Drag & Drop bedienen können. In Script wird die Programmiersprache Python verwendet, welche Ihnen verschiedenste Arten der „Prozesssteuerung“ ermöglicht.

Mit Watch können Sie den aktuellen Zustand eines Pins in Echtzeit abfragen. Hier wird auf den JTAG Sample Modus des Bausteins zugegriffen. Der normale Betriebsmodus der Baugruppe wird nicht beeinflusst. Durch die Abtastrate kann jedoch nicht sichergestellt werden, dass wirklich alle Pin Aktivitäten angezeigt werden.

Ja. Clip ermöglicht Benutzern, „walk-1“, „walk-0“ oder binäre Zählmuster für eine bestimmte Gruppe von Boundary-Scan-Pins einzustellen.

Compliance-Bits werden beim Einlesen durch die BSDL Analyse erkannt und als „Warnung/Hinweis“ im JTAGLive Fenster angezeigt.

Für einfache Adress- und „Acknowledge“-Tests reicht JTAG Live Clip aus.<0}

Für den Test von Bauteilen, die mit variablen Daten programmiert werden und/oder variable Outputs generieren, muss auf bestimmte Schwellwerte geprüft werden (z. B. ADCs), hier eignen sich Modelle, welche von JTAG Live Script zur Verfügung gestellt werden.

Ja. Um das Vorhandensein eines Takts zu prüfen, können Sie die Funktionen von JTAG Live Script nutzen, welche es Ihnen ermöglicht die Pinaktivität zu prüfen. Eine Frequenzmessung ist nicht möglich, da die Abtastrate zu gering ist.